魏哲家出席北美技術論壇 臺積電2026年完成矽光子整合

臺積電總裁魏哲家。圖／聯合報系資料照片

臺積電於美國時間24日舉辦北美技術論壇，發表A16技術，預計2026年量產，屆時將邁入埃米世代。2025年完成緊湊型通用光子引擎技術認證，2026年整合CoWoS封裝成爲共同封裝光學元件，將光連接導入封裝中。

臺積電北美技術論壇在美國加州聖塔克拉拉市舉行，今年邁入30週年，出席人數從30年前不到100人，增加到今年超過2000人規模。

臺積電總裁魏哲家親自出席北美技術論壇，他說，在當前AI賦能的世界，人工智慧功能不僅建置於資料中心，也內建於個人電腦、行動裝置、汽車及物聯網之中。

魏哲家表示，臺積電爲客戶提供最完備的技術，從全世界最先進的矽晶片，到最廣泛的先進封裝組合與3D IC平臺，再到串連數位世界與現實世界的特殊製程技術，以實現其對AI的願景。

臺積電在先進製程技術發展，目前改良版3奈米（N3E）技術進入量產，2奈米技術預計2025年下半年量產，技術藍圖上新推出A16技術。A16技術將結合超級電軌（Super Power Rail）架構與奈米片電晶體，預計於2026年量產。

臺積電指出，超級電軌技術將供電網路移到晶圓背面，在晶圓正面釋出更多訊號網路的佈局空間，藉以提升邏輯密度和效能，讓A16適用於具有複雜訊號佈線及密集供電網路的高效能運算（HPC）產品。

相較於臺積電2奈米的N2P製程，臺積電表示，A16技術在相同工作電壓下，速度增快8%至10%；在相同速度下，功耗降低15%至20%，晶片密度提升1.1倍，以支援資料中心產品。

臺積電還推出NanoFlex技術，支援奈米片電晶體，臺積電指出，NanoFlex爲晶片設計人員提供靈活的2奈米標準元件，這是晶片設計的基本構建模組，高度較低的元件能夠節省面積並擁有更高的功耗效率，高度較高的元件則將效能最大化。

臺積電表示，透過NanoFlex技術，客戶能夠在相同的設計區塊中優化高低元件組合，調整設計進而在應用的功耗、效能及面積之間取得最佳平衡。

因應更廣泛的應用，臺積電推出4奈米的N4C技術，N4C延續了N4P技術，晶粒成本降低8.5%，且採用門檻低，預計於2025年量產。

臺積電指出，N4C提供具有面積效益的基礎矽智財及設計法則，皆與N4P完全相容，客戶可以輕鬆移轉到N4C，晶粒尺寸縮小亦提高良率，爲強調價值爲主的產品提供具有成本效益的選擇。

在先進封裝及3D IC方面，臺積電表示，CoWoS是AI革命的關鍵推動技術，讓客戶能夠在單一中介層上並排放置更多的處理器核心及高頻寬記憶體（HBM）。系統整合晶片（SoIC）是3D晶片堆疊解決方案，客戶越來越趨向採用CoWoS搭配SoIC及其他元件的做法，以實現最終的系統級封裝整合。

臺積電指出，系統級晶圓（SoW）技術讓12吋晶圓能夠容納大量的晶粒，提供更多的運算能力，大幅減少資料中心的使用空間，並提升每瓦效能。

臺積電表示，量產首款SoW產品採用邏輯晶片爲主的整合型扇出（InFO）技術，採用CoWoS技術的晶片堆疊版本預計2027年準備就緒，能夠整合SoIC、HBM及其他元件，打造一個強大且運算能力媲美資料中心伺服器機架或整臺伺服器的晶圓級系統。

至於矽光子整合方面，臺積電指出，目前正在研發緊湊型通用光子引擎（COUPE）技術，以支援AI熱潮帶來的數據傳輸爆炸性成長。

臺積電表示，COUPE使用SoIC-X晶片堆疊技術，將電子裸晶堆疊在光子裸晶之上，相較於傳統的堆疊方式，能夠爲裸晶對裸晶介面提供最低的電阻及更高的能源效率。

臺積電預計2025年完成支援小型插拔式連接器的COUPE驗證，2026年整合CoWoS封裝成爲共同封裝光學元件（CPO），將光連結直接導入封裝中。

臺積電於2023年推出支援車用客戶及早採用的N3AE製程，並藉由整合先進晶片與封裝滿足車用客戶對更高運算能力的需求，以符合行車的安全與品質要求。臺積電指出，正在研發InFO-oS及CoWoS-R解決方案，支援先進駕駛輔助系統（ADAS）、車輛控制及中控電腦等應用，預計2025年第4季完成AEC-Q100第二級驗證。