《科技》應材推Ioniq PVD系統 助解晶片製程微縮瓶頸

晶片廠商正運用微影技術將晶片縮小至3奈米和以下製程,但一旦導線越細,電阻便會以倍數增加,導致晶片效能降低並增加耗電量。若放任佈線電阻的問題不管,先進電晶體的優勢可能會蕩然無存。

而製作晶片時,必須將佈線沉積到介電材料上的蝕刻導孔和溝槽,傳統方法是使用金屬疊層進行沉積,包括避免金屬與介電材料混合的阻障層、可增加附着力的襯墊層、幫助金屬填充的晶種層,以及電晶體接點所用的鎢或鈷和導線所用的銅等導電金屬。

由於阻障層與襯墊層的微縮效果不佳,當導孔和溝槽縮小時,導電金屬可用空間比例也會降低,佈線越小電阻就越大。對此,應材推出整合性材料解決方案產品的Ioniq PVD系統,在高真空環境下將表面處理與PVD和化學氣相沉積(CVD)製程整合在同一套系統中。

應材說明,透過Ioniq PVD系統,晶片廠商可將使用氮化鈦製造的高電阻率襯墊層與阻障層,替換成使用PVD沉積的低電阻率鎢膜,並結合使用CVD沉積的鎢膜,形成純鎢金屬接點。這項解決方案進而解決電阻問題,讓2D微縮技術持續應用在3奈米和以下製程。

應材資深副總裁暨半導體產品事業羣總經理若傑(Prabu Raja)表示,公司針對佈線電阻問題開發的最新突破技術,證明創新材料工程解決方案能延續2D微縮發展。

若傑指出,隨着晶片複雜性與日俱增,在高真空環境中整合多項製程的能力日趨重要,在佈線開創精進,幫助客戶達成效能與功耗目標。而應材創新的Ioniq PVD系統產品解決影響電晶體效能的重大瓶頸,不僅能提升運作速度,還能降低功率耗損。