錯不在臺積電！蘋果A16棄用3奈米 業界曝關鍵2字

臺積電近期陷多事之秋。(圖/達志影像)

外媒指出蘋果下一代iPhone 14所搭載的A16(暫稱)處理器晶片，將不會由臺積電3奈米制程生產，指出是臺積電在3奈米制程研發面臨困境，臺積電則是迴應不評論市場傳聞，重申3奈米制程按計劃進行。面對客戶可能在採用3奈米制程遲疑，業者指稱，這些龍頭廠商更優先考量的其實是「成本」，面臨先進技術態度也更爲保守，反而是想擴張市佔率的業者，包括AMD、聯發科等，更有機會大膽採用。

臺積電總裁魏哲家去年8月25日線上全球技術論壇指出，整合旗下包括SoIC(系統整合晶片)、InFO(整合型扇出封裝技術)、CoWoS(基板上晶片封裝)等3DIC技術平臺，命名爲「TSMC 3DFabric」，持續提供業界最完整且最多用途的解決方案，實現更多創新產品設計，協助客戶面對物理極限的解方。

臺積電10月26日推出4奈米N4P製程，做爲臺積電5奈米家族的第3個主要強化版本，N4P的效能較原先的N5增快11%，也較N4增快6%。相較於N5，N4P的功耗效率提升22%，電晶體密度增加6%。同時，N4P藉由減少光罩層數來降低製程複雜度且改善晶片的生產週期。

據《工商》先前報導，N4P基本上就是2022年蘋果新一代iPhone所搭載A16晶片所需製程。供應鏈業者透露， A16晶片將有架構上大幅更動，採用N4P製程可以透過小晶片封裝(Chiplet)，再增加晶片的電晶體集積度（Density）、降低成本，更可以提高運算效能及有效降低功耗。

外媒MacRumors也披露，iPhone 14的A16晶片將採用4奈米制程，較前兩代iPhone搭載A14、A15的5奈米晶片，尺寸更小，效能提高且更省電。

從semiwiki統整資料顯示，臺積電在開放創新論壇（OIP）釋出更多先進製程推進數據，3奈米制程在開放創新夥伴的設計技術協同優化 (DTCO)下，目標PPA較5奈米邏輯密度增加1.6倍、傳輸速度提升11%，節能27%。目前該平臺關於3奈米制程以下的技術檔案達3萬8000個，開發中製程設計套件也超過2600個。

臺積電總裁魏哲家10月臺積電法說指出，3奈米量產首年有許多新產品設計定案，預計2021年下半年試產，2022年下半年量產，由於製程上更爲複雜，須要採用更多新設備，到時候成本一定比5奈米制程高，預期2023年第一季將明顯貢獻營收，強化版的3奈米N3E製程量產則是預定在3奈米推出1年後。

據《Digitimes》報導，臺積電的先進製程與先進封裝技術持續保持強大競爭力，但是包括蘋果、NVIDIA等龍頭業者態度趨於保守，主要是依照目前的產品需求來看，考量到綜合效能、穩定以及維持良率，必須在研發與量產過程中投入大量成本，在市場需求與成本評估下，不太需要採用最新的先進製程技術。

不過，一些急起直追的廠商，可能就會更願意採用最新的技術，包括近年來成功吃下X86架構20%市佔率的美國處理器大廠AMD，以及臺灣的IC設計龍頭聯發科，從高效能運算(HPC)領域的3D IC、手機AP的Fan-out封裝，都需要TSMC 3DFabric支援，才能獲得市場青睞，進而擴張市佔率。

從蘋果的產品來看，去年發表首款搭載在Mac與部分iPad產品、基於ARM架構設計的M1處理器、採用臺積電5奈米制程，光是性能與功耗表現，就超越過去同款產品採用英特爾處理器表現，今年發表搭載在MacBook Pro的M1 Pro/Max晶片，更是被稱爲怪獸級系統單晶片(SoC)，預料就算蘋果在AP處理器採用N4P奈米制程，有高機率優先在電腦與平板導入3奈米制程。

臺積電3奈米制程仍延用的鰭式場效電晶體(FinFET)，主要是基於EUV技術展現優異的光學能力，以及符合預期的良率表現，在減少曝光機光罩缺陷及製程堆疊誤差，並降低整體成本，並打算2奈米制程才使用環繞閘極技術（Gate-All-AroundGAAGAA），雖然三星3奈米制程就使用GAA技術，但在臺積電密切與客戶合作研發下，以及在EUV機臺使用效率更高，讓臺積電在先進製程之爭繼續維持優勢。