日月新半導體申請新型集成電路FOWLP工藝方法專利，能提高信號傳輸效率

金融界2024年10月31日消息，國家知識產權局信息顯示，日月新半導體（崑山）有限公司申請一項名爲“新型集成電路FOWLP工藝方法”的專利，公開號CN 118841332 A，申請日期爲2024年6月。

專利摘要顯示，本發明公開了集成電路技術領域的新型集成電路FOWLP工藝方法，S1、基板準備；S2、RDL層製作；S3、銅導線框架和芯片放置；S4、封裝固化；S5、焊墊製備；S6、切割和封裝。本發明通過優化RDL層的製作和芯片放置流程，確保了更高的佈線精度和芯片對準精度，通過減小封裝厚度和增加觸點引腳數量，提高了信號傳輸的效率，減少了信號損失和干擾，採用ChipLast工藝，先進行RDL佈線和測試，再放置合格芯片，提高了成品率和封裝的長期穩定性，通過簡化封裝流程和提高材料利用率，降低了整體的封裝成本，本發明的工藝方法不僅適用於調頻射頻芯片，還可以擴展到其他類型的信號芯片，具有廣泛的適用性。

本文源自：金融界

作者：情報員