JEDEC 更新 DDR5 內存標準：6800 擴展至 8800Mbps，新增PRAC方案

IT之家 4 月 19 日消息，JEDEC 協會發布最新JESD79-5C DDR5 SDRAM 標準，旨在提高可靠性和安全性並增強性能，適用於從高性能服務器到 AI 和機器學習等新興技術在內的各種應用領域。

IT之家從官方獲悉，JESD79-5C DDR5 帶來的主要功能特性包括：

將標準時序參數定義從 6800 Mbps 擴展到 8800 Mbps

將 DRAM 內核時序和 Tx / Rx AC 時序擴展至 8800 Mbps，而之前版本最高僅支持 6400 時序參數和最多 7200 個 DRAM 內核時序的部分片段

引入自刷新退出時鐘同步（Self-Refresh Exit Clock Sync）以優化 I / O 訓練

納入雙芯片封裝 (DDP) 時序

爲解決安全問題，棄用部分陣列自刷新 (PASR)

JEDEC JC-42 委員會主席 Christopher Cox 指出，“ PRAC 是一種有助於確保 DRAM 數據完整性的綜合解決方案，作爲 DDR5 更新的一個組成部分。我們正在努力將此功能納入 JEDEC 內其他 DRAM 產品系列” 。

據介紹，PRAC 即逐行激活計數（Per-Row Activation Counting），旨在改善 DRAM 數據完整性，PRAC 可按字行粒度精確計算 DRAM 激活次數。當支持 PRAC 的 DRAM 檢測到激活次數過多時，它就會提醒系統暫停流量並指定時間採取緩解措施。